Город: Зеленоград
З/п: обсуждается с кандидатом
Опыт работы: От 1 года до 3 лет
Отзывы о компании Группа компаний «ЭЛВИС»

Обязанности:

  • разработка синтезируемых verilog RTL-моделей IP-ядер.


Требования:

  • знание Verilog/SystemVerilog;
  • опыт разработки синтезируемых RTL-моделей;
  • приветствуется опыт разработки в FPGA, ASIC;
  • приветствуется опыт работы в ОС linux.


Условия:

  • работа в г.Зеленограде, в ЗАО Элвис-НеоТек - одном из лидеров на рынке охранных технологий, систем безопасности и бизнес-мониторинга;
  • официальная заработная плата;
  • соблюдение ТК РФ;
  • дружный коллектив грамотных специалистов;
  • возможности профессионального развития и роста.

 0
Нравится